PAT-NO: JP02001060593A

DOCUMENT-IDENTIFIER: JP 2001060593 A

TITLE: HETEROJUNCTION TYPE BIPOLAR

TRANSISTOR AND MANUFACTURING

METHOD THEREFOR

PUBN-DATE: March 6, 2001

INVENTOR-INFORMATION:

NAME COUNTRY SHIRAKAWA, KAZUHIKO N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY SHARP CORP N/A

APPL-NO: JP11232671

APPL-DATE: August 19, 1999

INT-CL (IPC): H01L021/331, H01L029/73 , H01L021/8222 ,

H01L027/082

, H01L029/205

# ABSTRACT:

PROBLEM TO BE SOLVED: To provide a heterojunction type bipolar transistor that can improve radiation properties and reduce the emitter inductance.

SOLUTION: This bipolar transistor is equipped with emitter, base, and collector layers 1, 2, and 3 respectively, laminated at the front surface side of a semiconductor substrate 13, and with a metallic heat sink layer 12 provided on the back surface of the substrate. A via hole 10 passes through

the emitter, base, and collector layers 1, 2, and 3, and the substrate 13. A surface electrode 4 of the emitter layer 1 is connected to the heat sink layer 12 by a metal wiring 11 passing through in the via hole 10.

COPYRIGHT: (C) 2001, JPO

# (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開2001-60593

(P2001 - 60593A)

(43)公開日 平成13年3月6日(2001.3.6)

(51) Int.Cl.7		識別記号	FΙ				Ť	-73	-ド(参考)
H01L	21/331		H01L 29/72			5 F O O 3			
	29/73			27/08 29/205		101	101B 5F08		
	21/8222								
	27/082								
	29/205								
			審査請	求	未請求	請求項の数17	0	L	(全 23 頁)
(21) 出面柔	<del></del>	<b>梅園平11-232671</b>	(71) HE		0000050	<del></del>		_	

(22)出頭日

平成11年8月19日(1999.8.19)

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 白川 一彦

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74)代理人 100062144

弁理士 青山 葆 (外1名)


最終頁に続く


### (54) 【発明の名称】 ヘテロ接合型パイポーラトランジスタおよびその製造方法

# (57)【要約】

【課題】 放熱性を改善でき、エミッタインダクタンス を低減できるヘテロ接合型バイポーラトランジスタを提 供する。

【解決手段】 半導体基板13の表面側に積層されたエ ミッタ層1、ベース層2およびコレクタ層3と、基板裏 面に設けられた金属からなるヒートシンク層12とを備 える。エミッタ層1、ベース層2、コレクタ層3および 基板13をバイアホール10が貫通している。エミッタ 層1の表面電極4とヒートシンク層12とがバイアホー ル10内を通る金属配線11で接続されている。





09/11/2003, EAST Version: 1.04.0000

### 【特許請求の範囲】

【請求項1】 半導体基板の表面側に積層されたエミッタ層、ベース層およびコレクタ層と、

上記基板裏面に設けられた金属からなるヒートシンク層 とを備え、

上記エミッタ層、ベース層、コレクタ層および基板をバイアホールが貫通し、

上記エミッタ層の表面電極と上記ヒートシンク層とが上 記バイアホール内を通る金属配線で接続されていること を特徴とするヘテロ接合型バイポーラトランジスタ。

【請求項2】 請求項1に記載のヘテロ接合型バイポーラトランジスタにおいて、

上記バイアホールの断面形状は、各項角が鈍角であるような多角形または円形であることを特徴とするヘテロ接合型バイポーラトランジスタ。

【請求項3】 請求項1または2に記載のヘテロ接合型 バイポーラトランジスタにおいて、

上記バイアホールの内部が上記金属配線の材料で埋め込まれていることを特徴とするヘテロ接合型バイポーラトランジスタ。

【請求項4】 請求項1、2または3に記載のヘテロ接合型バイポーラトランジスタにおいて、

上記エミッタ層の周縁部の厚さがそのエミッタ層の他の 部分の厚さよりも薄く設定されていることを特徴とする ヘテロ接合型バイポーラトランジスタ。

【請求項5】 共通の半導体基板に、請求項1乃至4のいずれか一つに記載のヘテロ接合型バイポーラトランジスタが複数個並べて形成され、並列動作するように互いに電気的に接続されていることを特徴とする並列接続のヘテロ接合型バイポーラトランジスタ。

【請求項6】 請求項5に記載の並列接続のヘテロ接合型バイポーラトランジスタにおいて、

上記共通の半導体基板に、基板表面から基板裏面まで貫通して、隣り合うヘテロ接合型バイポーラトランジスタの間を仕切る溝が設けられていることを特徴とするヘテロ接合型バイポーラトランジスタ。

【請求項7】 半導体基板の表面側にコレクタ層、ベース層およびエミッタ層をこの順に積層し、上になった層ほど面積が小さくなるように上記各層をパターン加工するとともに、上記各層の表面部分に、それぞれオーミッ 40 ク接触のための表面電極を形成する工程と、

上記エミッタ層、ベース層、コレクタ層を貫通して上記 基板内の所定の深さで止まる第1のバイアホールを形成 する工程と、

上記エミッタの表面電極から上記第1のバイアホール内 に延びて上記第1のバイアホールの底部に達する金属配 線を形成する工程と、

上記基板の裏面側を上記第1のバイアホールの底部に達 するまで研摩する工程と、

上記第1のバイアホール内の金属配線と接触するよう

に、上記研摩後の基板裏面に金属からなるヒートシンク 層を設ける工程を有することを特徴とするヘテロ接合型 バイポーラトランジスタの製造方法。

【請求項8】 請求項7に記載のヘテロ接合型バイボーラトランジスタの製造方法において、

上記第1のバイアホールを上記エミッタ層、ベース層、コレクタ層を貫通するまで形成した後、上記エミッタ層、ベース層、コレクタ層の表面及び側面を覆う絶縁膜を設け、さらに上記第1のバイアホールを上記基板の裏10 面側へ向かって延長することを特徴とするヘテロ接合型バイポーラトランジスタの製造方法。

【請求項9】 請求項8に記載のヘテロ接合型バイポーラトランジスタの製造方法において、

上記第1のバイアホールを上記エミッタ層、ベース層、コレクタ層を貫通するまで形成する第1段階では、ウエットエッチングまたは低パワー条件のドライエッチングを行う一方、上記第1のバイアホールを上記基板の裏面側へ向かって延長する第2段階では、高パワー条件のドライエッチングを行うことを特徴とするヘテロ接合型バイポーラトランジスタの製造方法。

【請求項10】 請求項7に記載のヘテロ接合型バイボーラトランジスタの製造方法において、

上記エミッタ層をパターン加工するとき、上記エミッタ 層の外縁下部をエッチングしてアンダーカットを形成 し、

上記基板の表面側に上記ベース層の表面電極を構成すべき金属膜を成膜して、上記ベース層の表面電極の内縁を、上記エミッタ層の外縁の段差を用いて上記エミッタ層に対して自己整合的に形成するとともに、

30 上記金属膜とベース層とを同一のマスクを用いて連続的 にエッチングして、上記ベース層の表面電極の外縁とベ ース層の外縁とが一致するように加工することを特徴と するヘテロ接合型バイボーラトランジスタの製造方法。 【請求項11】 請求項フに記載のヘテロ接合型バイボ

【請求項11】 請求項7に記載のヘテロ接合型バイポーラトランジスタの製造方法において、

上記コレクタ層、ベース層の表面電極を形成した後、上 記エミッタ層の表面電極を形成する前に上記第1のバイ アホールを形成し、

上記エミッタ層の表面電極を形成するのと同時に、その 表面電極の材料からなり、上記エミッタ層の表面部分か ら上記第1のバイアホール内に延びて上記第1のバイア ホールの底部に達する配線パターンを形成し、

メッキ法により、その配線パターン上に上記金属配線を 形成することを特徴とするヘテロ接合型バイポーラトラ ンジスタの製造方法。

【請求項12】 請求項7に記載のヘテロ接合型バイボーラトランジスタの製造方法において、

上記金属配線を形成した後、上記基板の裏面側を研摩するのに代えて、または上記基板の裏面側を所定量だけ研 50 摩した後、上記基板の裏面側から上記第1のバイアホー

09/11/2003, EAST Version: 1.04.0000

ルの底部に達する第2のバイアホールを形成し、上記研 摩後の基板裏面に金属からなるヒートシンク層を、上記 第2のバイアホールを通して第1のバイアホール内の金 属配線と接触するように設けることを特徴とするヘテロ 接合型バイポーラトランジスタの製造方法。

【請求項13】 請求項12に記載のヘテロ接合型バイ ポーラトランジスタの製造方法において、

上記エミッタ層、ベース層、コレクタ層を貫通して上記 基板内の所定の深さで止まる第1のバイアホールを形成 するのと同時に、上記基板上で上記各層が占める領域以 10 外の領域に、上記基板表面側から上記第1のバイアホー ルよりも深いアライメント用ホールを形成し、

上記基板の裏面側を上記アライメント用ホールの底部に 達するまで研摩して、この基板の裏面側に現れたアライ メント用ホールを基準として上記第2のバイアホールを 形成するためのフォトリソグラフィを行うことを特徴と するヘテロ接合型バイポーラトランジスタの製造方法。 【請求項14】 請求項7に記載のヘテロ接合型バイポ ーラトランジスタの製造方法において、

上記コレクタ層、ベース層、エミッタ層の表面電極のパ 20 ターンを、それぞれ上記第1のバイアホールを形成すべ き領域の周囲を一部欠落して取り囲むパターンとし、上 記各表面電極をリフトオフ法によって形成することを特 徴とするヘテロ接合型バイポーラトランジスタの製造方

【請求項15】 請求項7に記載のヘテロ接合型バイポ ーラトランジスタの製造方法において、

上記基板の裏面側を上記第1のバイアホールの底部に達 するまで研摩するとき、研磨液の電気抵抗を観測して、 上記第1のバイアホール内の金属配線の削りかすが研摩 30 液中に混入して上記研摩液の電気抵抗が変化した時を研 摩の終点とすることを特徴とするヘテロ接合型バイポー ラトランジスタの製造方法。

【請求項16】 請求項7に記載のヘテロ接合型バイポ ーラトランジスタの製造方法において、

共通の半導体基板に、上記へテロ接合型バイポーラトラ ンジスタのエミッタ層、ベース層、コレクタ層を複数組 並べて形成し、

上記各へテロ接合型バイポーラトランジスタに第1のバ イアホールを形成する前に、隣り合うヘテロ接合型バイ 40 ポーラトランジスタのコレクタ層の間に、イオン注入を 行って所定の厚さを持つ素子間分離領域を形成すること を特徴とするヘテロ接合型バイポーラトランジスタの製 造方法。

【請求項17】 請求項1乃至6のいずれか一つに記載 ヘテロ接合型バイポーラトランジスタ若しくは並列接続 のヘテロ接合型バイボーラトランジスタ、または請求項 7乃至16のいずれか一つに記載のヘテロ接合型バイボ ーラトランジスタの製造方法によって作製されたヘテロ 接合型バイポーラトランジスタを、高周波増福器として 50

備えたことを特徴とする高周波送受信機。

【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】この発明はヘテロ接合型バイ ボーラトランジスタ(並列接続されたものを含む。)お よびその製造方法に関する。また、ヘテロ接合型バイポ ーラトランジスタを増幅器として有する高周波送受信機 に関する。

#### [0002]

【従来の技術】マイクロ波帯域での高出力素子としてG aAs系へテロ接合型バイポーラトランジスタ(以下、 適宜「HBT」と略称する。)が開発されている。一般 に、HBTは熱抵抗が高く、高出力素子として使用する 場合、接合温度が高くなってしまう問題点がある。この ため、図22に示すように、放熱性を改善するための構 造が提案されている(特開平8-279562号公 報)。ここで、図22(a)は高出力動作のために並列 接続されたHBTの平面パターンを示し、図22(b) は同図(a)におけるB-B線断面を示している。この 構造では、GaAs基板113の表面側にコレクタ電極 106、ベース電極105、エミッタ電極104を有す る複数のHBT90を含み、隣り合うHBT90の間 に、基板表面側から基板裏面側に貫通するバイアホール 110が設けられている。各HBT90の表面側の接合 部127で発生した熱は、そのトランジスタのエミッタ 電極104からエアブリッジ111を介して隣接するバ イアホール110内の金属体99へ伝わり、その金属体 99から更に基板裏面に設けられたPHS (プレイテッ ド・ヒート・シンク)層112に伝わって放熱される。

### [0003]

【発明が解決しようとする課題】しかし、上記従来の構 造では、(1)更に高出力化を図る場合、エアブリッジ 111の電気抵抗が無視できず、放熱効果が不十分であ り、トランジスタ内部の接合温度を十分に低減すること ができない、(2)エミッタインダクタンスの低減に限 界があるため、高周波特性にバラツキが生じたり、高周 波動作時の利得の低下を招く等の問題がある。

【0004】そこで、この発明の目的は、放熱性を改善 でき、エミッタインダクタンスを低減できるヘテロ接合 型バイポーラトランジスタ(並列接続されたものを含 む。)を提供することにある。

【0005】また、この発明の目的は、そのようなヘテ 口接合型バイポーラトランジスタを作製できるヘテロ接 合型バイポーラトランジスタの製造方法を提供すること にある。

【0006】また、この発明の目的は、そのようなヘテ 口接合型バイポーラトランジスタを増幅器として有する 高周波送受信機を提供することにある。

### [0007]

【課題を解決するための手段】上記目的を達成するた

め、この発明のヘテロ接合型バイポーラトランジスタ は、半導体基板の表面側に積層されたエミッタ層、ベー ス層およびコレクタ層と、上記基板裏面に設けられた金 属からなるヒートシンク層とを備え、上記エミッタ層、 ベース層、コレクタ層および基板をバイアホールが貫通 し、上記エミッタ層の表面電極と上記ヒートシンク層と が上記バイアホール内を通る金属配線で接続されている ことを特徴とする。

【0008】この発明のヘテロ接合型バイポーラトラン ジスタでは、動作時に半導体基板の表面側の接合部(主 10 としてベース層とコレクタ層との界面)で発生した熱 は、二つの経路を通して放熱される。一つの経路は、接 合部からエミッタ層の表面電極を経由して金属配線に伝 わり、この金属配線によって基板表面側からバイアホー ル内を通して基板裏面のヒートシンク層に伝わる経路で ある。もう一つの経路は、接合部から基板内を通してバ イアホール内の金属配線に伝わり、この金属配線によっ て基板裏面のヒートシンク層に伝わる経路である。この ように、接合部で発生した熱が二つの経路を通して放熱 されるので、放熱性が改善される。また、上記バイアホ 20 ールは上記エミッタ層、ベース層、コレクタ層および基 板を貫通しているので、エミッタの表面電極とバイアホ ールの表面側開口とは極めて接近している。したがっ て、上記金属配線は、エミッタ層の表面電極からバイア ホール内に最短距離で引き込まれる。この結果、エアブ リッジを介する場合に比して、エミッタインダクタンス が低減され、高周波特性が改善される。

【0009】一実施形態のヘテロ接合型バイポーラトラ ンジスタは、上記バイアホールの断面形状は、各項角が 鈍角であるような多角形または円形であることを特徴と 30 する。

【0010】バイアホールの断面形状が鋭角の部分を持 てば、動作時にその部分で電界集中が起きて、素子の信 頼性が低下する可能性がある。そこで、一実施形態のへ テロ接合型バイボーラトランジスタでは、上記バイアホ ールの断面形状は、各項角が鈍角であるような多角形ま たは円形に設定される。これにより、バイアホールの周 りで電界集中が抑制される。したがって、素子の信頼性 が向上する。

【0011】また、一実施形態のヘテロ接合型バイポー 40 ラトランジスタは、上記バイアホールの内部が上記金属 配線の材料で埋め込まれていることを特徴とする。

【0012】この実施形態のヘテロ接合型バイポーラト ランジスタでは、上記バイアホールの内部が上記金属配 線の材料で埋め込まれているので、上記バイアホールを 通した放熱効果が高まり、さらに放熱性が改善される。 この結果、素子特性の安定化及び高信頼性化が図られ る。

【0013】一実施形態のヘテロ接合型バイポーラトラ

ッタ層の他の部分の厚さよりも薄く設定されていること を特徴とする。

【0014】この実施形態のヘテロ接合型バイポーラト ランジスタでは、上記エミッタ層の周縁部の厚さがその エミッタ層の他の部分の厚さよりも薄く設定され、いわ ゆるエッジシンニング構造となっている。したがって、 動作時にエミッタ層の周縁部とベース層との間に発生す る正孔と電子との再結合が防止される。この結果、素子 の高信頼性化が図られる。

【0015】また、この発明の並列接続のヘテロ接合型 バイポーラトランジスタは、共通の半導体基板に、上記 いずれかのヘテロ接合型バイポーラトランジスタが複数 個並べて形成され、並列動作するように互いに電気的に 接続されていることを特徴とする。

【0016】この並列接続のヘテロ接合型バイボーラト ランジスタでは、上記いずれかのヘテロ接合型バイポー ラトランジスタが並列動作するように互いに電気的に接 続されているので、高出力動作が可能となる。また、各 トランジスタの接合部で発生した熱は、そのトランジス タ毎に基板裏面のヒートシンク層に放熱される。したが って、各トランジスタの性能ばらつきによる熱の集中が 抑制されて、信頼性が向上する。

【0017】一実施形態の並列接続のヘテロ接合型バイ ポーラトランジスタは、上記共通の半導体基板に、基板 表面から基板裏面まで賞通して、隣り合うヘテロ接合型 バイポーラトランジスタの間を仕切る溝が設けられてい ることを特徴とする。

【0018】一般に、並列接続のヘテロ接合型バイポー ラトランジスタでは、動作時に隣り合うトランジスタ同 士が熱的に影響を及ぼし合う。或るトランジスタが不均 一な動作をして不均一に発熱した場合には、そのトラン ジスタに隣り合うトランジスタが影響を受けて発熱し、 極端な場合には破壊に至ることがある。また、或るトラ ンジスタの隣にトランジスタが存在しない場合には、熱 的なバランスが崩れて、同様の結果を招くおそれがあ る。そこで、一実施形態の並列接続のヘテロ接合型バイ ポーラトランジスタでは、上記共通の半導体基板に、基 板表面から基板裏面まで貫通して、隣り合うヘテロ接合 型バイポーラトランジスタの間を仕切る溝が設けられて いる。これにより、動作時に隣り合うトランジスタ同士 が熱的に遮断されて、互いに影響を及ぼし合うことが無 くなるとともに、各トランジスタの熱容量が均一化され て均一に動作するようになる。したがって、素子の高信 頼性化が図られる。

【0019】この発明のヘテロ接合型バイポーラトラン ジスタの製造方法は、半導体基板の表面側にコレクタ 層、ベース層およびエミッタ層をこの順に積層し、上に なった層ほど面積が小さくなるように上記各層をパター ン加工するとともに、上記各層の表面部分に、それぞれ ンジスタは、上記エミッタ層の周縁部の厚さがそのエミ 50 オーミック接触のための表面電極を形成する工程と、上 記エミッタ層、ベース層、コレクタ層を貫通して上記基 板内の所定の深さで止まる第1のバイアホールを形成す る工程と、上記エミッタの表面電極から上記第1のバイ アホール内に延びて上記第1のバイアホールの底部に達 する金属配線を形成する工程と、上記基板の裏面側を上 記第1のバイアホールの底部に達するまで研摩する工程 と、上記第1のバイアホール内の金属配線と接触するよ うに、上記研摩後の基板裏面に金属からなるヒートシン ク層を設ける工程を有することを特徴とする。

ジスタの製造方法によれば、放熱性を改善でき、エミッ タインダクタンスを低減できるヘテロ接合型バイポーラ トランジスタが作製される。

【0021】一実施形態のヘテロ接合型バイポーラトラ ンジスタの製造方法は、上記第1のバイアホールを上記 エミッタ層、ベース層、コレクタ層を賞通するまで形成 した後、上記エミッタ層、ベース層、コレクタ層の表面 及び側面を覆う絶縁膜を設け、さらに上記第1のバイア ホールを上記基板の裏面側へ向かって延長することを特 徴とする。

【0022】上記第1のバイアホールを形成する工程で は、上記エミッタ層、ベース層、コレクタ層を貫通し上 記基板内の所定の深さまで長時間のエッチングを行うこ とになる。このため、エッチングの横方向への広がりに よる寸法シフトが生じて、素子の加工精度が低下し、ひ いては特性ばらつきが生ずる。また、第1のバイアホー ルの内壁(すなわちエミッタ層、ベース層、コレクタ層 の側面)に表面荒れが生じ、特にドライエッチングを用 いた場合はエッチング面へのプラズマダメージが導入さ れる。このため、素子特性が劣化する等のおそれがあ る。そこで、一実施形態のヘテロ接合型バイポーラトラ ンジスタの製造方法では、上記第1のバイアホールを上 記エミッタ層、ベース層、コレクタ層を貫通するまで形 成した後、上記エミッタ層、ベース層、コレクタ層の表 面及び側面を覆う絶縁膜を設け、さらに上記第1のバイ アホールを上記基板の裏面側へ向かって延長する。これ により、エッチングによる第1のバイアホールの寸法シ フトが抑制されて、素子の高精度化、特性の高均一化が 図られる。また、エミッタ層、ベース層、コレクタ層の 側面に表面荒れやダメージが生じなくなる。したがっ て、素子の高信頼性化が図られる。

【0023】一実施形態のヘテロ接合型バイポーラトラ ンジスタの製造方法は、上記第1のバイアホールを上記 エミッタ層、ベース層、コレクタ層を貫通するまで形成 する第1段階では、ウエットエッチングまたは低パワー 条件のドライエッチングを行う一方、上記第1のバイア ホールを上記基板の裏面側へ向かって延長する第2段階 では、高パワー条件のドライエッチングを行うことを特 徴とする。

【0024】この実施形態のヘテロ接合型バイポーラト 50

ランジスタの製造方法では、上記第1のバイアホールを 上記エミッタ層、ベース層、コレクタ層を貫通するまで 形成する第1段階では、ウエットエッチングまたは低パ ワー条件のドライエッチングを行うので、上記エミッタ 層、ベース層、コレクタ層の側面に表面荒れやダメージ が生じるのを効果的に防止できる。したがって、素子の 高信頼性化が図られる。また、上記第1のバイアホール を上記基板の裏面側へ向かって延長する第2段階では、 高パワー条件のドライエッチングを行うので、横方向へ 【0020】この発明のヘテロ接合型バイポーラトラン 10 のエッチング広がりを抑えながら高速のエッチングを行 うことができ、深いバイアホールを比較的短時間で形成 できる。

> 【0025】一実施形態のヘテロ接合型バイポーラトラ ンジスタの製造方法は、上記エミッタ層をパターン加工 するとき、上記エミッタ層の外縁下部をエッチングして アンダーカットを形成し、上記基板の表面側に上記べ一 ス層の表面電極を構成すべき金属膜を成膜して、上記べ ース層の表面電極の内縁を、上記エミッタ層の外縁の段 差を用いて上記エミッタ層に対して自己整合的に形成す 20 るとともに、上記金属膜とベース層とを同一のマスクを 用いて連続的にエッチングして、上記ベース層の表面電 極の外縁とベース層の外縁とが一致するように加工する ことを特徴とする。

> 【0026】この発明のヘテロ接合型バイポーラトラン ジスタの製造方法では、上記エミッタ層、ベース層、コ レクタ層を第1のバイアホールが貫通するため、上記各 層とそれらの表面電極が第1のバイアホールの周りを細 長く環状に取り囲む形態となる。このため、特にベース 配線抵抗が上昇して素子の高周波特性を劣化させるおそ 30 れがある。なお、単にベース層の幅を広くしてベース層 の表面電極の面積を広くすれば、ベース配線抵抗の上昇 を抑制できるが、ベース・コレクタ間の容量が増加して 高周波特性が低下することになる。そこで、この実施形 態のヘテロ接合型バイポーラトランジスタの製造方法で は、上記エミッタ層をパターン加工するとき、上記エミ ッタ層の外縁下部をエッチングしてアンダーカットを形 成し、上記基板の表面側に上記ベース層の表面電極を構 成すべき金属膜を成膜して、上記ベース層の表面電極の 内縁を、上記エミッタ層の外縁の段差を用いて上記エミ ッタ層に対して自己整合的に形成する。これとともに、 上記金属膜とベース層とを同一のマスクを用いて連続的 にエッチングして、上記ベース層の表面電極の外縁とベ ース層の外縁とが一致するように加工する。 これによ り、ベース層の幅を広げることなく、ベース層の表面電 極の幅をエミッタ層の外縁からベース層の外縁の範囲ま で一杯に広げることができる。これにより、ベース・コ レクタ間の容量の増加を避けながら、ベース配線抵抗の 上昇を抑制できる。したがって、素子の高周波特性の向 上が図られる。

> 【0027】一実施形態のヘテロ接合型バイポーラトラ

ンジスタの製造方法は、上記コレクタ層、ベース層の表 面電極を形成した後、上記エミッタ層の表面電極を形成 する前に上記第1のバイアホールを形成し、上記エミッ 夕層の表面電極を形成するのと同時に、その表面電極の 材料からなり、上記エミッタ層の表面部分から上記第1 のバイアホール内に延びて上記第1のバイアホールの底 部に達する配線パターンを形成し、メッキ法により、そ の配線パターン上に上記金属配線を形成することを特徴

【0028】この実施形態のヘテロ接合型バイポーラト 10 ランジスタの製造方法では、エミッタ層の表面電極を形 成するのと同時に、金属配線をメッキするための配線パ ターンを形成しているので、エミッタ層の表面電極と金 属配線とを別々にパターン加工する場合に比して、工程 が短縮化される。したがって、製造コストの低減が図ら れる。

【0029】一実施形態のヘテロ接合型バイポーラトラ ンジスタの製造方法は、上記金属配線を形成した後、上 記基板の裏面側を研摩するのに代えて、または上記基板 の裏面側を所定量だけ研摩した後、上記基板の裏面側か 20 ら上記第1のバイアホールの底部に達する第2のバイア ホールを形成し、上記研摩後の基板裏面に金属からなる ヒートシンク層を、上記第2のバイアホールを通して第 1のバイアホール内の金属配線と接触するように設ける ことを特徴とする。

【0030】この実施形態のヘテロ接合型バイポーラト ランジスタの製造方法によれば、基板裏面の研摩工程が 省略されるか、または少しの研摩量で済ませられる。特 に、基板裏面側から第2のバイアホールをウエットエッ チングによって擂り鉢状に形成した場合は、作製された 30 ヘテロ接合型バイポーラトランジスタにおいて、基板裏 面のヒートシンク層に近づくにつれて第2のバイアホー ルが作る放熱経路が太くなるので、さらに放熱性が改善

【0031】一実施形態のヘテロ接合型バイポーラトラ ンジスタの製造方法は、上記エミッタ層、ベース層、コ レクタ層を貫通して上記基板内の所定の深さで止まる第 1のバイアホールを形成するのと同時に、上記基板上で 上記各層が占める領域以外の領域に、上記基板表面側か ら上記第1のバイアホールよりも深いアライメント用ホ 40 ールを形成し、上記基板の裏面側を上記アライメント用 ホールの底部に達するまで研摩して、この基板の裏面側 に現れたアライメント用ホールを基準として上記第2の バイアホールを形成するためのフォトリソグラフィを行 うことを特徴とする。

【0032】この実施形態のヘテロ接合型バイポーラト ランジスタの製造方法では、基板表面側から形成した第 1のバイアホールに対して、基板裏面側から形成する第 2のバイアホールを、両面アライナ等の特殊な装置を用 10

ことができる。したがって、通常のフォトリソグラフィ 技術による高精度な位置合わせが行える。

【0033】一実施形態のヘテロ接合型バイポーラトラ ンジスタの製造方法は、上記コレクタ層、ベース層、エ ミッタ層の表面電極のパターンを、それぞれ上記第1の バイアホールを形成すべき領域の周囲を一部欠落して取 り囲むパターンとし、上記各表面電極をリフトオフ法に よって形成することを特徴とする。

【0034】この実施形態のヘテロ接合型バイポーラト ランジスタの製造方法では、コレクタ層、ベース層、エ ミッタ層の表面電極のパターンを、それぞれ上記第1の バイアホールを形成すべき領域の周囲を一部欠落して取 り囲む略環状のパターンとしているので、リフトオフ用 レジストを溶剤で溶かすとき、溶剤が略環状のパターン の外側からその欠落部分を通して内側へ容易に浸入す る。したがって、コレクタ層、ベース層、エミッタ層の 表面電極のパターンを完全な環状パターンとした場合に 比して、リフトオフが容易に行える。

【0035】一実施形態のヘテロ接合型バイポーラトラ ンジスタの製造方法は、上記基板の裏面側を上記第1の バイアホールの底部に達するまで研摩するとき、研磨液 の電気抵抗を観測して、上記第1のバイアホール内の金 属配線の削りかすが研摩液中に混入して上記研摩液の電 気抵抗が変化した時を研摩の終点とすることを特徴とす

【0036】この実施形態のヘテロ接合型バイボーラト ランジスタの製造方法によれば、研摩の終点が明確にな るので、基板裏面側の研摩量の精度が向上する。

【0037】一実施形態のヘテロ接合型バイポーラトラ ンジスタの製造方法は、共通の半導体基板に、上記へテ 口接合型バイポーラトランジスタのエミッタ層、ベース 層、コレクタ層を複数組並べて形成し、上記各へテロ接 合型バイポーラトランジスタに第1のバイアホールを形 成する前に、隣り合うヘテロ接合型バイポーラトランジ スタのコレクタ層の間に、イオン注入を行って所定の厚 さを持つ素子間分離領域を形成することを特徴とする。 【0038】この発明のヘテロ接合型バイボーラトラン ジスタの製造方法では、各ヘテロ接合型バイポーラトラ ンジスタのエミッタ層、ベース層、コレクタ層はメサ状 に形成される。このため、第1のバイアホールを形成す るためにフォトリソグラフィを行ったとき、メサ段差に 起因してフォトレジストマスクの膜厚が不均一となり、 最上段のエミッタ層上でフォトレジストマスクの膜厚が 薄くなる。この結果、第1のバイアホールをエッチング している間にマスク破れが発生して、エミッタ層がエッ チングされるおそれがある。なお、単にフォトレジスト マスクの膜厚を厚くすると、パターニング精度が低下し てしまうため、あまり厚くすることはできない。そこ で、この実施形態のヘテロ接合型バイポーラトランジス いることなく、通常のアライナによって位置合わせする 50 夕の製造方法では、隣り合うヘテロ接合型バイボーラト

ランジスタのコレクタ層の間に、イオン注入を行って所定の厚さを持つ素子間分離領域を形成する。この素子間分離領域の厚さのお陰で、第1のバイアホールを形成するためにフォトリソグラフィを行ったとき、上記基板上のトランジスタ部とフィールド部(トランジスタの間の領域)との間の段差が低減されて、フォトレジストマスクの膜厚が均一となる。したがって、第1のバイアホールをエッチングしている間にマスク破れが発生するおそれが解消される。しかも、金属配線を形成するときにトランジスタ部の被覆性が良好となり、素子信頼性の向上 10

11

【0039】なお、素子分離領域を形成するために注入されるイオンとしては、素子分離領域を高抵抗領域とするために、酸素イオン、ヘリウムイオン、水素イオン等の活性化されないイオン種を用いるのが望ましい。

【0040】この発明の高周波送受信機は、上記いずれかのヘテロ接合型バイポーラトランジスタ若しくは並列接続のヘテロ接合型バイポーラトランジスタ、上記いずれかのヘテロ接合型バイポーラトランジスタの製造方法によって作製されたヘテロ接合型バイポーラトランジス 20 夕を、高周波増幅器として備えたことを特徴とする。

【0041】この発明の高周波送受信機では、高周波増 幅器が放熱性に優れているので、高周波増幅を行う場合 に、高利得で高出力動作が可能になる。また、高信頼化 が図られる。

### [0042]

が図られる。

【発明の実施の形態】以下、この発明を図示の実施の形態により詳細に説明する。

【0043】(第1実施形態)図1(a)は第1実施形態のHBT50の平面パターンを示し、図1(b)は同 30図(a)におけるB-B線断面を示している。

【0044】このHBT50は、半絶縁性GaAs基板 13の表面側に積層されたn-GaAs等からなるエミッタ層1、 $p^+-GaAs$ 等からなるベース層2およびn-GaAs等からなるコレクタ層3と、基板13の裏面に設けられた金属からなるヒートシンク層(以下「PHS層」という。) 12とを備えている。

【0045】コレクタ層3、ベース層2およびエミッタ層1は、下からこの順に積層され、上になった層ほど面積が小さくなるように同心の矩形パターンで、それぞれ40メサ状に加工されている。各層1、2、3の表面部分には、それぞれオーミック接触のための厚さ数100nmの表面電極(以下「オーミック電極」という。)4、5、6が形成されている。各オーミック電極の材料としては、エミッタオーミック電極4については例えばWNやWN/Ti/Auの多層膜、ベースオーミック電極5については例えばPtやPt/Ti/Pt/Auの多層膜、コレクタオーミック電極6については例えばAuGeやAuGe/Ni/Auの多層膜がそれぞれ採用される。これらのオーミック電極4、5、6は、図1(a)50

では図示が省略されているが、それぞれ矩形の枠状にパ ターン加工されている。

【0046】エミッタ層1、ベース層2、コレクタ層3の中央部を貫通して、各層1、2、3と同心の断面矩形状のバイアホール10が設けられている。このバイアホール10は、一定の断面寸法を持ち、エミッタ層1の表面から基板13の裏面まで達している。バイアホール10の側壁10sは、各層1、2、3の側面を保護するための層間絶縁膜9で覆われている。

【0047】エミッタオーミック電極4とPHS層12 とがバイアホール10内を通る金属配線11で接続され ている。エミッタオーミック電極4とバイアホール10 の開口とは極めて接近しているので、金属配線11は、 エミッタオーミック電極4からバイアホール10内に最 短距離で引き込まれている。

【0048】このHBT50では、動作時に半導体基板 13の表面側の接合部(主としてベース層2とコレクタ 層3との界面)で発生した熱は、二つの経路を通して放 熱される。一つの経路は、接合部からエミッタオーミッ ク電極4を経由して金属配線11に伝わり、この金属配 線11によって基板表面側からバイアホール10内を通 して基板裏面のPHS層12に伝わる経路である。もう 一つの経路は、接合部から基板13内、バイアホール側 壁10sの層間絶縁膜9を通してバイアホール10内の 金属配線11に伝わり、この金属配線11によって基板 裏面のPHS層12に伝わる経路である。このように、 接合部で発生した熱が二つの経路を通して放熱されるの で、放熱性が改善される。また、金属配線11は、エミ ッタオーミック電極4からバイアホール10内に最短距 離で引き込まれているので、エアブリッジを介する場合 に比して、エミッタインダクタンスが低減され、高周波 特性が改善される。

【0049】このHBT50は次のようにして作製される。

【0050】まず、図2(a)に示すように、半絶縁性 GaAs基板13の表面側に、エピタキシャル成長法に より、所定の組成および厚さのコレクタ層3、ベース層 2、エミッタ層1を積層する(予めこれらの層3、2、 1が積層された市販のウエハを用いても良い)。次に、エミッタ層1、ベース層2、コレクタ層3をそれぞれクエン酸系等のエッチング溶液を用いたウエットエッチング若しくは塩素系ガス等を用いたRIE(リアクティブ・イオン・エッチング)等のドライエッチングにより、上になった層ほど面積が小さくなるように各層1、2、3をパターン加工する。この例では、エミッタ層1の各辺の長さを50μm程度に設定する。これとともに、図2(b)に示すように、各層1、2、3の表面部分に、リフトオフ法により、それぞれ矩形の枠状パターンを持つオーミック電極4、5、6を形成する。

50 【0051】次に、図2(c)に示すように、フォトリ

ソグラフィを行ってレジストマスク7を形成した後、R I E等のドライエッチングを行って、エミッタ層1、ベース層2、コレクタ層3の中央部を貫通して基板1 3内の所定の深さ、例えば深さ100 $\mu$ mで止まるバイアホール10を形成する。この例では、エミッタ層1の各辺の福を $4\mu$ m程度とする。したがって、エミッタ層1は各辺の長さが50 $\mu$ m程度、幅が $4\mu$ m程度で、全長200 $\mu$ m程度の矩形の枠状になる。

【0052】次に、図2(d)に示すように、プラズマ CVD法などにより、基板13の表面側に例えばSiN、SiO2、SiON、ポリイミド樹脂等からなる層間絶縁膜9を、数100nmの厚さで、バイアホール10の内壁10sをも覆うように均一に成膜する。続いて、フォトリソグラフィおよびエッチングを行って、層間絶縁膜9のうちエミッタオーミック配線4の表面上およびバイアホール10の底面上に存する部分を除去して、エミッタオーミック電極4の表面およびバイアホール10の底面を露出させる。

【0053】次に、蒸着法やスパッタリング法若しくはメッキ法等により、基板13の表面側に金属配線11の 20 材料、例えば10μm程度の厚さの金を、バイアホール10内の層間絶縁膜9をも覆うように均一に成膜する。そして、この金をパターン加工して、エミッタオーミック電極4からバイアホール10内に延びてバイアホール10の底面に達する金属配線11を形成する。

【0054】次に、図2(e)に示すように、CMP (ケミカル・メカニカル・ポリッシュ)法等により、基板13の裏面側をバイアホール10の底部に達するまで研摩する。そして、蒸着法やスパッタ法若しくはメッキ法等により、バイアホール10内の金属配線11と接触 30 するように、研摩後の基板13の裏面に例えば金からなる厚さ10μm程度のPHS層12を設ける。

【0055】この後、図1(a)中に示すように、素着法やスパッタ法等により、基板13の表面側に例えば厚さ10μm程度Ti/Auの積層膜を成膜し、その積層膜をパターン加工して、それぞれベースオーミック電極5、コレクタオーミック電極6と接触するベース引き出し配線14、コレクタ引き出し配線15を形成する。

【0056】このようにして、放熱性を改善でき、エミッタインダクタンスを低減できるHBT50が作製され 40 る。

【0057】(第2実施形態)図4(a)は第2実施形態のHBT51の平面パターンを示し、図4(b)は同図(a)におけるB-B線断面を示している。なお、理解の容易のため、図1(a),(b)中の構成要素と対応する構成要素には同一の符号を付している(以下の図でも同様。)。

【0058】このHBT51のバイアホール10は、エは各辺の長さが $50\mu$ m程度、幅が $4\mu$ m程度で、全長ミッタ層1、ベース層2、コレクタ層3を貫通する一定  $200\mu$ m程度の矩形の枠状になる。この第1のバイアの断面寸法を持つ第1のバイアホール10aと、この第50 ホール10aを形成する第1段階では、極力低い例えば

1のバイアホール10aの断面寸法よりも小さい一定の断面寸法を持つ第2のバイアホール10bとの2段になっている。第1のバイアホール10aはエミッタ層1、ベース層2、コレクタ層3を貫通して、コレクタ層3の近傍の深さで止まっている。第2のバイアホール10bは、第1のバイアホール10aの底部から基板13の裏面まで達している。層間絶縁膜9は第1のバイアホール10bの側壁にのみ設けられ、第2のバイアホール10bの側壁は直接金属配線11と接している。その他の構0成は第1実施形態のHBT50と同じである。

【0059】このHBT51では、第1実施形態のHB T50に比してさらに放熱性を改善できる。すなわち、 図3に模式的に示すように、動作時に半導体基板13の 表面側の接合部(主としてベース層2とコレクタ層3と の界面) 27で発生した熱は、二つの経路P1, P2を 通して放熱される (このこと自体は第1実施形態と同様 である。)。一つの経路P1は、接合部27からエミッ タオーミック電極4を経由して金属配線11に伝わり、 この金属配線11によって基板表面側からバイアホール 10内を通して基板裏面のPHS層12に伝わる経路で ある。もう一つの経路P2は、接合部27から基板13 内を通してバイアホール10内の金属配線11に伝わ り、この金属配線11によって基板裏面のPHS層12 に伝わる経路である。ここで、後者の経路P2では、第 1実施形態と異なり、基板13から層間絶縁膜9を介す ることなく直接金属配線11に熱が伝わる。したがっ て、第1実施形態のHBT50に比してさらに放熱性が 改善される。

【0060】このHBT51は次のようにして作製される。

【0061】まず、図5(a)に示すように、半絶縁性 GaAs基板13の表面側に、第1実施形態と同様にコ レクタ層3、ベース層2およびエミッタ層1をこの順に **積層し、上になった層ほど面積が小さくなるように上記** 各層1、2、3をパターン加工する。この例では、エミ ッタ層1の各辺の長さを50μm程度に設定する。これ とともに、図5(b)に示すように、各層1、2、3の 表面部分に、リフトオフ法により、それぞれ矩形の枠状 パターンを持つオーミック電極4、5、6を形成する。 【0062】次に、図5 (c)に示すように、フォトリ ソグラフィを行ってレジストマスク7を形成した後、塩 素系のガス等を用いたRIE等のドライエッチングを行 って、エミッタ層1、ベース層2、コレクタ層3の中央 部を貫通して、コレクタ層3よりも数μmだけ深い深さ で止まる断面矩形状の第1のバイアホール10aを形成 する。この例では、第1のバイアホール10aの各辺の 長さを40μm程度とする。したがって、エミッタ層1 は各辺の長さが50μm程度、幅が4μm程度で、全長 200μm程度の矩形の枠状になる。この第1のバイア

10W程度のRFパワー条件でドライエッチングを行う。これにより、エミッタ層1、ベース層2、コレクタ層3の側面に表面荒れやダメージが生じるのを効果的に防止できる。したがって、素子の高信頼性化を図ることができる。

【0063】次に、図5(d)に示すように、プラズマ CVD法などにより、基板13の表面側に例えばSi N、SiO2、SiON、ポリイミド樹脂等からなる層 間絶縁膜9を、数100nmの厚さで、第1のバイアホ ール10aの内壁をも覆うように均一に成膜する。続い 10 て、RIE等のドライエッチングを行って、第1のバイ アホール10 aの底部から数μm内側の位置に基板13 内の所定の深さ、例えば100μm程度で止まる第2の バイアホール10bを形成する。この例では、第2のバ イアホール10bの各辺の長さは30μm程度とし、第 1のバイアホール10aに対して同心状に形成する。結 果として、第1のバイアホール10aを基板13の裏面 側へ向かって延長したことになる。この第2のバイアホ ール10bを形成する第2段階では、例えばRFパワー 100W程度の高パワー条件のドライエッチングを行 う。これにより、横方向へのエッチング広がりを抑えな がら高速のエッチングを行うことができ、深いバイアホ ール10を比較的短時間で形成できる。したがって素子 の寸法精度を向上できる上、製造工数を低減できる。

【0064】次に、図5(e)に示すように、フォトリソグラフィおよびエッチングを行って、層間絶縁膜9のうちエミッタオーミック配線4の表面上およびバイアホール10の底面上に存する部分を除去して、エミッタオーミック電極4の表面およびバイアホール10の底面を露出させる。

【0065】この後、第1実施形態と同様に、エミッタオーミック電極4からバイアホール10内に延びてバイアホール10の底面に達する金属配線11を形成する。さらに、図5(f)に示すように、基板13の裏面側をバイアホール10の底部に達するまで研摩して、研摩後の基板13の裏面に例えば金からなる厚さ10μm程度のPHS層12を設ける。

【0066】このようにして、放熱性を改善でき、エミッタインダクタンスを低減できるHBT51が作製される。

【0067】(第3実施形態)図6(a)は並列接続されたHBT51の平面パターンを示し、図6(b)は同図(a)におけるB-B線断面を示している。

【0068】この例では、共通の半導体基板13に、第 2実施形態のHBT51が複数個並べて形成されてい る。隣り合うHBT51の金属配線11、ベース配線1 4、コレクタ配線15は、並列動作するように互いに電 気的に接続されている。したがって、高出力動作が可能 となる。また、各HBT51の接合部で発生した熱は、 そのHBT毎に基板裏面のPHS層12に放熱される。 16

したがって、各HBTの性能ばらつきによる熱の集中が抑制されて、信頼性が向上する。

【0069】なお、この例では、金属配線11、ベース 配線14、コレクタ配線15は、パターン加工に適する ように、それぞれ厚さ1μm程度のAuやTi/Au等 の積層膜からなっている。

【0070】(第4実施形態)図7(a)は並列接続された正六角形のパターンを持つHBT52を示し、図7(b)は並列接続された円形のパターンを持つHBT53を示している。

【0071】図7(a)のHBT52では、エミッタ層1′、ベース層2′、コレクタ層3′およびそれらの各層1′、2′、層3′を貫通するバイアホール10′がいずれも正六角形のパターンを有している。その他の構成は第1実施形態のHBT50と同じである。このHBT52では、バイアホール10′の断面形状が、各項角が鈍角であるような正六角形に設定されているので、バイアホール10′の周りで電界集中が抑制される。したがって、素子の信頼性が向上する。当然ながら、各項角が鈍角であるような多角形であれば、同様の作用効果を奏する。

【0072】また、図7(b)のHBT53では、エミッタ層1"、ベース層2"、コレクタ層3"およびそれらの各層1"、2"、層3"を貫通するバイアホール10"がいずれも正六角形のパターンを有している。その他の構成は第1実施形態のHBT50と同じである。このHBT53では、バイアホール10"の断面形状が円形に設定されているので、バイアホール10"の周りで電界集中が抑制される。したがって、素子の信頼性が向30上する。

【0073】(第5実施形態)図8は第5実施形態のHBT54の断面を示している。このHBT54は、第2実施形態のHBT51に対して、エミッタ層1の外縁下部にアンダーカット16が形成され、ベースオーミック電極5が自己整合的に形成されている点のみが異なっている。

【0074】このHBT54は次のようにして作製される。

【0075】第2実施形態の製造工程中でエミッタ層1 0 をパターン加工するとき、図9(a)に示すように、エ ミッタ層1の外縁下部を0.2μm程度サイドエッチン グしてアンダーカット(段差)16を形成する。

【0076】次に、図9(b)に示すように、基板13の表面側に、ベースオーミック電極5を構成すべき金属膜5.5′、例えば厚さ数100nm程度のPtやPt/Ti/Pt/Auの積層膜を成膜する。これにより、ベースオーミック電極5の内縁を、エミッタ層1の外縁の段差を用いてエミッタ層1に対して自己整合的に形成する。なお、このときエミッタオーミック電極4上に形50成された金属膜5′は、エミッタオーミック電極4の一

部を構成する(よって、図8では図示を省略してい る。)。

【0077】次に、図9(c)に示すように、フォトリ ソグラフィを行って、エミッタオーミック電極4および 金属膜5を覆うように、ベース層2のパターン加工用の フォトレジスト (メサエッチングマスク) 7を設ける。 そして、上記金属膜5とベース層2とを同一のマスク7 を用いて連続的にRIE等のドライエッチングを行っ て、ベースオーミック電極5の外縁とベース層2の外縁 件は、金属膜5をエッチングする段階では、金金属膜5 がPも層を含んでいることから、例えばArのスパッタ エッチング条件を採用する。次にベース層2をエッチン グする段階では、塩素系のガスを用いて化学反応を利用 した条件を採用する。

【0078】この後、第2実施形態と同様の工程を実行 して、図9(d)(すなわち図8)に示すようなHBT が得られる。

【0079】このHBTの製造方法によれば、ベース層 2の幅を広げることなく、ベースオーミック電極5の幅 20 をエミッタ層1の外縁からベース層2の外縁の範囲まで 一杯に広げることができる。これにより、ベース・コレ クタ間の容量の増加を避けながら、ベース配線抵抗の上 昇を抑制できる。したがって、素子の高周波特性の向上 を図ることができる。

【0080】(第6実施形態)図10は第6実施形態の HBT55の断面を示している。このHBT55は、第 5実施形態のHBT54に対して、金属配線11が、エ ミッタオーミック電極4の材料からなる配線パターン 4、上にメッキ法によって形成されている点のみが異な 30 っている。エミッタオーミック電極4および配線パター ン4′は、例えば厚さ数100nmのWNやWN/Ti /Auの多層膜からなっている。

【0081】このHBT55を作製する場合、コレクタ オーミック電極6、ベースオーミック電極5を形成した 後、エミッタオーミック電極4を形成する前に第1のバ イアホール10aを形成する。次に、蒸着法等により、 エミッタオーミック電極4を形成するのと同時に、その オーミック電極4の材料からなり、エミッタ層1の表面 部分から第1のバイアホール10a内に延びて第1のバ 40 イアホール10aの底部に達する配線パターン4′を形 成する。そして、その配線パターン4′を給電メタルと して用いて、メッキ法により、その配線パターン41上 に金属配線11を形成する。その他の工程は、第5実施 形態と同様に実行する。

【0082】この製造方法では、エミッタオーミック電 極4を形成するのと同時に、金属配線11をメッキする ための配線パターン4′を形成しているので、エミッタ オーミック電極4と金属配線11とを別々にパターン加 工する場合に比して、工程が短縮化される。したがっ

1.8

て、製造コストの低減を図ることができる。

【0083】(第7実施形態)図11(a)は並列接続 されたHBT51の間に分離溝17を備えた場合の平面 パターンを示し、図11(b)は同図(a)におけるB B線断面を示している。

【0084】この例では、第3実施形態と同様に、隣り 合うHBT51の金属配線11、ベース配線14、コレ クタ配線15は、並列動作するように互いに電気的に接 続されている。したがって、高出力動作が可能となる。 とが一致するように加工する。このときのエッチング条 10 また、各HBT51の接合部で発生した熱は、そのHB T毎に基板裏面のPHS層12に放熱される。したがっ て、各HBTの性能ばらつきによる熱の集中が抑制され て、信頼性が向上する。

> 【0085】しかも、共通の半導体基板13に、基板表 面から基板裏面まで貫通して、隣り合うHBT51の間 を仕切る分離溝17が設けられ、この分離溝17内は層 間絶縁膜9で埋め込まれている。なお、分離溝17は、 バイアホール10と同時に並行して形成される。この構 造により、動作時に隣り合うHBT51同士が熱的に遮 断されて、互いに影響を及ぼし合うことが無くなるとと もに、各HBT51の熱容量が均一化されて均一に動作 するようになる。したがって、素子の高信頼性化を図る ことができる。

【0086】同様に、図12(a)は並列接続されたH BT51の間に分離溝17を備えた場合の平面パターン を示し、図12(b)は同図(a)におけるB-B線断 面を示している。

【0087】この例では、分離溝17は、何も埋め込ま れずに空洞とされている。上の例と同様に、動作時に隣 り合うHBT51同士が熱的に遮断されて、互いに影響 を及ぼし合うことが無くなるとともに、各HBT51の **熱容量が均一化されて均一に動作するようになる。した** がって、素子の高信頼性化を図ることができる。

【0088】なお、分離溝17内に基板13よりも熱伝 導率の小さい金属を埋めこんでも良い。 そのようにした 場合、各HBT51で発熱した熱がその金属を伝わって 基板裏面のPHS層12へ放熱される。 したがって、放 熱性を更に改善でき、発熱による素子の破壊を抑制でき る。以上のように、分離溝17を設けることにより素子 の高信頼化を図ることができる。

【0089】(第8実施形態)図13(a)~(c) は、図4に示したHBT51を作製する場合に、一定の 断面寸法を持つ第2のバイアホール10bを基板13の 裏面側から形成する例を示している。

【0090】この例では、図13(a)に示すように、 第2実施形態と同様に、第1のバイアホール10aを形 成し、さらに層間絶縁膜9を形成した後、金属配線11 を形成する。次に、СMP法等によって、基板13の裏 面側を所定量だけ研摩して、基板13の厚さを例えば1 50 00μm程度に薄くする。この後、図13(b)に示す

ように、フォトリソグラフィおよびRIE等のドライエ ッチングを行って、基板13の裏面側から第1のバイア ホール10aの底部に達する第2のバイアホール10b を形成する。そして、図13(c)に示すように、蒸着 法、スパッタリング法またはメッキ法によって、研摩後 の基板裏面に厚さ10μm程度の金からなるPHS層1 2を、第2のバイアホール10bを通して第1のバイア ホール10a内の金属配線11と接触するように設け る。

【0091】詳しくは、まず図14(a)に示すよう に、エミッタ層1、ベース層2、コレクタ層3を貫通し て基板13内の所定の深さで止まる第1のバイアホール 10aを形成するのと同時に、基板13上で各層1、 2、3が占める領域以外の領域に、基板表面側から第1 のバイアホール10aよりも深いアライメント用ホール 29を形成する。この例では、アライメント用ホール2 9の深さは100μm程度とする。次に、図14(b) に示すように、基板13の表面側に、樹脂31を用いて 例えばSiからなる支<del>持基</del>板30を貼り付ける。 このと き、アライメント用ホール29は樹脂31で埋め込まれ 20 る。次に、CMP法等によって、基板13の裏面側をア ライメント用ホール29の底部に達するまで、つまり基 板13の裏面側にアライメント用ホール29の底部の樹 脂31が現れるまで研摩する。図14(c)に示すよう に、この基板13の裏面側に現れたアライメント用ホー ル29(樹脂31)を基準としてフォトリソグラフィを 行って、基板13の裏面側に第2のバイアホール10b を形成するためのレジストマスク32を設ける。次に、 図14(d)に示すように、このマスク32を用いてR IE法等のドライエッチングを行って、基板13の裏面 30 側から第1のバイアホール10aの底部に達する第2の バイアホール10bを形成する。このとき、第1のバイ アホール10 aの底部の金属配線11が現れた時点をエ ッチングの終点とする。次に、図14(e)に示すよう に、蒸着法、スパッタリング法またはメッキ法によっ て、研摩後の基板裏面に厚さ10μm程度の金からなる PHS層12を、第2のバイアホール10bを通して第 1のバイアホール10a内の金属配線11と接触するよ うに設ける。最後に、図14(f)に示すように、溶剤 によって樹脂31を溶解して、基板13の表面側から支 40 持基板30を取り除く。

【0092】このようにした場合、基板表面側から形成 した第1のバイアホール10aに対して、基板裏面側か ら形成する第2のバイアホール10bを、両面アライナ 等の特殊な装置を用いることなく、通常のアライナによ って容易に位置合わせすることができる。したがって、 通常のフォトリソグラフィ技術による高精度な位置合わ せが行える。しかも、基板裏面の研摩が少しの研摩量で 済ませられる。なお、基板13の裏面側を研摩すること なく、研摩工程を省略して、直接第2のバイアホール1 50 間分離領域19、19を図示している。

20

Obを形成しても良い。

【0093】図15は、上述のRIE法等のドライエッ チングに代えて、クエン酸系等のエッチング液を用いた ウエットエッチングによって、基板裏面側から第2のバ イアホール10bを擂り鉢状に形成した例を示してい

【0094】この例では、作製されたHBT56におい て、基板裏面のPHS層12に近づくにつれて第2のバ イアホール10bが作る放熱経路が太くなるので、さら 10 に放熱性を改善できる。したがって、さらに素子の高信 頼性化を図ることができる。

【0095】(第9実施形態)図16は第9実施形態の HBT57の断面を示している。このHBT57は、第 2実施形態のHBT51に対して、バイアホール10の 内部が完全に金属配線 1 1 の材料で埋め込まれている点 のみが異なっている。このような金属配線11はメッキ 法により形成される。

【0096】このHBT57では、バイアホール10の 内部が金属配線11の材料で埋め込まれているので、バ イアホール10を通した放熱効果が高まり、さらに放熱 性を改善できる。この結果、素子特性の安定化及び高信 頼性化を図ることができる。

【0097】(第10実施形態)図17は第10実施形 態のHBT58の断面を示している。このHBT58 は、図4に示したHBT51に対して、エミッタ層1の 周縁部1a,1bの厚さがそのエミッタ層1の他の部分 の厚さよりも薄く設定され、いわゆるエッジシンニング 構造となっている点のみが異なっている。

【0098】このHBT58を作製する場合、第2実施 形態と同様に、第1のバイアホール10aを形成する。 続いて、フォトリソグラフィを行って、矩形枠状のエミ ッタ屬1の表面に、その矩形枠の幅よりも狭い幅を持つ 矩形枠状のレジストマスク (図示せず)を設ける。その マスクを用いてエミッタ層1の周縁部をメサエッチング して、エミッタ層1の周縁部1a,1bの厚さをそのエ ミッタ層1の他の部分の厚さよりも薄くする (エッジシ ンニング構造)。この後、第2実施形態と同様に、ベー スオーミック電極5を形成する。その他の工程は、第2 実施形態と同様に実行する。

【0099】このHBT58では、エミッタ層1の周縁 部1a,1bの厚さがそのエミッタ層1の他の部分の厚 さよりも薄く設定され、いわゆるエッジシンニング構造 となっているので、動作時にエミッタ層1の周縁部1 a、1bとベース層2との間に発生する正孔と電子との 再結合が防止される。この結果、素子の高信頼性化を図 ることができる。

【0100】(第11実施形態)図18は隣り合うHB T51の間に素子間分離領域19を設けた例を示してい る。なお、簡単のため、1個のHBT51の両側に素子

【0101】この例では、共通の半導体基板13に、H BTを構成するエミッタ層1、ベース層2、コレクタ層 3を複数組並べてパターン形成する。各層1、2、3に オーミック電極4、5、6を形成した後、第1のバイア ホール10aを形成する前に、隣り合うコレクタ層3の 間のフィールド領域に、酸素イオンやヘリウムイオン、 水素イオン等を高濃度例えば 1×10<sup>19</sup> c m<sup>-2</sup>程度イオ ン注入する。これにより、フィールド領域に、高抵抗 (比抵抗 $1 \times 10^7 \Omega - c m程度$ ) の所定の厚さを持つ 素子間分離領域19を形成する。その他の工程は、第2 10 実施形態と同様に実行する。

【0102】このようにした場合、素子間分離領域19 の厚さのお陰で、第1のバイアホール10aを形成する ためにフォトリソグラフィを行ったとき、基板13上の トランジスタ部(各層1、2、3の領域)とフィールド 部(トランジスタの間の領域)との間の段差が低減され て、フォトレジストマスクの膜厚が均一となる。したが って、第1のパイアホール10aをエッチングしている 間にマスク破れが発生するおそれを解消できる。しか も、金属配線11を形成するときにトランジスタ部の被 20 覆性が良好となり、素子信頼性の向上を図ることができ

【0103】(第12実施形態)図19は、上述の各H BTに適用できるエミッタオーミック電極4、ベースオ ーミック電極5、コレクタオーミック電極6のパターン を示している。

【0104】この例では、エミッタオーミック電極4、 ベースオーミック電極5、コレクタオーミック電極6の パターンは、それぞれ第1のバイアホール10aを形成 すべき領域の周囲を一部欠落して取り囲むパターンとな 30 っている。すなわち、それらのオーミック電極4、5、 6のパターンは、略矩形枠状のパターンであるが、完全 な矩形枠状パターンではなく、図において各縦辺の中央 部4c,5c,6cが欠落した態様となっている。

【0105】このようなパターンを採用した上、各オー ミック電極4、5、6をリフトオフ法によって形成す る。リフトオフ用レジストを溶剤で溶かすとき、溶剤が **略矩形枠状のパターンの外側からその欠落部分4c**, 5 c, 6 cを通して内側へ容易に浸入するので、各オーミ ック電極4、5、6のパターンを完全な矩形枠状パター 40 ンとした場合に比して、リフトオフが容易に行える。 【0106】なお、第4実施形態のHBT52、53

(図7)のように正六角形や円形のパターンを基本とす る場合は、各オーミック電極4、5、6のパターンを、 それぞれ正六角形の枠状パターンや円形の枠状パターン の一部が欠落したものとする。要は、リフトオフを容易 に行うためには、環状パターンの一部が欠落していれば 良いのである。

【0107】(第13実施形態)図20は、上述の各実

摩装置20を示している。この研摩装置20は、槽内 に、研摩対象22(この例では基板13)が載せられる 研摩台23を備えている。研摩台23が回転され、研摩 液21が投入されて基板13の裏面側が研摩されるにつ れて、研摩液21が廃液26となって槽内に溜まる。こ の研摩廃液26の電気抵抗は、抵抗形成センサ25を備 えた抵抗測定器24によって観測されるようになってい

【0108】上述の各実施形態で基板13の裏面側を第 1のバイアホール10 aの底部に達するまで研摩すると き、抵抗形成センサ25を備えた抵抗測定器24によっ て研磨廃液26の電気抵抗を観測する。そして、第1の バイアホール10a内の金属配線11の削りかすが研摩 廃液26中に混入して研摩廃液26の電気抵抗が変化し た時を研摩の終点とする。このようにした場合、研摩の 終点が明確になるので、基板裏面側の研摩量の精度が向 上する。

【0109】(第14実施形態)図21(a)は、上述 のいずれかの実施形態のHBT (符号34、35で表 す)を備えた高周波2段増福器40の回路構成を示して いる。

【0110】この高周波2段増幅器40は、入力端子3 3とグランド(接地)38との間に接続された入力抵抗 37に入力された信号を増幅する初段増幅用HBT34 と、このHBT34が出力する信号を増幅する2段目増 幅用HBT35とを備えている。このHBT35の出力 は出力端子36に出力される。この高周波2段増幅器4 Oは、HBT34、35が放熱性に優れているので、高 周波増幅を行う場合に、高利得で高出力動作をおこなう ことができる。また、高信頼化を図ることができる。こ の高周波2段増幅器40は、例えば図21(b)に示す ように、高周波送受信機としての携帯電話器41に搭載 される。この携帯電話器41は、アンテナ39を通して マイクロ波を高利得で大出力で送信することができる。 【0111】なお、高周波増幅器としては、2段増幅器 に限られず、3個のHBTを備えて3段増幅器を構成し ても良い。

#### [0112]

【発明の効果】以上より明らかなように、この発明のへ テロ接合型バイポーラトランジスタは、エミッタ層の表 面電極と基板裏面のヒートシンク層とがバイアホール内 を通る金属配線で接続されているので、動作時に半導体 基板の表面側の接合部 (主としてベース層とコレクタ層 との界面)で発生した熱は、二つの経路を通して放熱さ れる。したがって、放熱性が改善される。また、エミッ タの表面電極とバイアホールの表面側開口とは極めて接 近しているので、上記金属配線は、エミッタ層の表面電 極からバイアホール内に最短距離で引き込まれる。この 結果、エアブリッジを介する場合に比して、エミッタイ 施形態で基板13の裏面側を研摩するのに適用できる研 50 ンダクタンスが低減され、高周波特性が改善される。

【0113】一実施形態のヘテロ接合型バイポーラトランジスタでは、上記バイアホールの断面形状は、各項角が鈍角であるような多角形または円形であるから、バイアホールの周りで電界集中が抑制される。したがって、素子の信頼性が向上する。

【0114】また、一実施形態のヘテロ接合型バイポーラトランジスタでは、上記バイアホールの内部が上記金属配線の材料で埋め込まれているので、上記バイアホールを通した放熱効果が高まり、さらに放熱性が改善される。この結果、素子特性の安定化及び高信頼性化が図ら 10れる。

【0115】一実施形態のヘテロ接合型バイポーラトランジスタでは、上記エミッタ層の周縁部の厚さがそのエミッタ層の他の部分の厚さよりも薄く設定され、いわゆるエッジシンニング構造となっているので、動作時にエミッタ層の周縁部とベース層との間に発生する正孔と電子との再結合が防止される。この結果、素子の高信頼性化が図られる。

【0116】また、この発明の並列接続のヘテロ接合型 バイポーラトランジスタは、共通の半導体基板に、上記 20 いずれかのヘテロ接合型バイポーラトランジスタが複数 個並べて形成され、並列動作するように互いに電気的に 接続されているので、高出力動作が可能となる。また、 各トランジスタの接合部で発生した熱は、そのトランジ スタ毎に基板裏面のヒートシンク層に放熱されるので、 各トランジスタの性能ばらつきによる熱の集中が抑制されて、信頼性が向上する。

【0117】一実施形態の並列接続のヘテロ接合型バイポーラトランジスタでは、上記共通の半導体基板に、基板表面から基板裏面まで貫通して、隣り合うヘテロ接合 30型バイポーラトランジスタの間を仕切る溝が設けられているので、動作時に隣り合うトランジスタ同士が熱的に遮断されて、互いに影響を及ぼし合うことが無くなるとともに、各トランジスタの熱容量が均一化されて均一に動作するようになる。したがって、素子の高信頼性化が図られる。

【0118】この発明のヘテロ接合型バイボーラトラン 電相 ジスタの製造方法は、半導体基板の表面側にコレクタ 層、ベース層およびエミッタ層をこの順に積層し、上に なった層はど面積が小さくなるように上記各層をパター 40 囲ま ン加工するとともに、上記各層の表面部分に、それぞれ オーミック接触のための表面電極を形成する工程と、上記エミッタ層、ベース層、コレクタ層を貫通して上記基 板内の所定の深さで止まる第1のバイアホールを形成する工程と、上記エミッタの表面電極から上記第1のバイアホールの底部に達 する金属配線を形成する工程と、上記基板の裏面側を上 記第1のバイアホールの底部に達するまで研摩する工程 と、上記第1のバイアホールの底部に達するまで研摩する工程 と、上記第1のバイアホールの金属配線と接触するように、上記研摩後の基板裏面に金属からなるとートシン 50 る。

ク層を設ける工程を有しているので、放熱性を改善でき、エミッタインダクタンスを低減できるヘテロ接合型 バイポーラトランジスタが作製される。

【0119】一実施形態のヘテロ接合型バイボーラトランジスタの製造方法では、上記第1のバイアホールを上記エミッタ層、ベース層、コレクタ層を貫通するまで形成した後、上記エミッタ層、ベース層、コレクタ層の表面及び側面を覆う絶縁膜を設け、さらに上記第1のバイアホールを上記基板の裏面側へ向かって延長するので、エッチングによる第1のバイアホールの寸法シフトが抑制されて、素子の高精度化、特性の高均一化が図られる。また、エミッタ層、ベース層、コレクタ層の側面に表面荒れやダメージが生じなくなる。したがって、素子の高信頼性化が図られる。

【0120】一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、上記第1のバイアホールを上記エミッタ層、ベース層、コレクタ層を貫通するまで形成する第1段階では、ウエットエッチングまたは低パワー条件のドライエッチングを行うので、上記エミッタ層、ベース層、コレクタ層の側面に表面荒れやダメージが生じるのを効果的に防止できる。したがって、素子の高信類性化が図られる。また、上記第1のバイアホールを上記基板の裏面側へ向かって延長する第2段階では、高パワー条件のドライエッチングを行うので、横方向へのエッチング広がりを抑えながら高速のエッチングを行うことができ、深いバイアホールを比較的短時間で形成できる。

【0121】一実施形態のヘテロ接合型バイポーラトラ ンジスタの製造方法では、上記エミッタ層をパターン加 工するとき、上記エミッタ層の外縁下部をエッチングし てアンダーカットを形成し、上記基板の表面側に上記べ ース層の表面電極を構成すべき金属膜を成膜して、上記 ベース層の表面電極の内縁を、上記エミッタ層の外縁の 段差を用いて上記エミッタ層に対して自己整合的に形成 するとともに、上記金属膜とベース層とを同一のマスク を用いて連続的にエッチングして、上記ベース層の表面 電極の外縁とベース層の外縁とが一致するように加工す るので、ベース層の幅を広げることなく、ベース層の表 面電極の幅をエミッタ層の外縁からベース層の外縁の範 囲まで一杯に広げることができる。これにより、ベース ・コレクタ間の容量の増加を避けながら、ベース配線抵 抗の上昇を抑制できる。したがって、素子の高周波特性 の向上が図られる。

【0122】一実施形態のヘテロ接合型バイポーラトランジスタの製造方法では、エミッタ層の表面電極を形成するのと同時に、金属配線をメッキするための配線パターンを形成しているので、エミッタ層の表面電極と金属配線とを別々にパターン加工する場合に比して、工程が短縮化される。したがって、製造コストの低減が図られる

【0123】一実施形態のヘテロ接合型バイポーラトラ ンジスタの製造方法では、上記金属配線を形成した後、 上記基板の裏面側を研摩するのに代えて、または上記基 板の裏面側を所定量だけ研摩した後、上記基板の裏面側 から上記第1のバイアホールの底部に達する第2のバイ アホールを形成し、上記研摩後の基板裏面に金属からな るヒートシンク層を、上記第2のバイアホールを通して 第1のバイアホール内の金属配線と接触するように設け るので、基板裏面の研摩工程が省略されるか、または少 しの研摩量で済ませられる。特に、基板裏面側から第2 10 のバイアホールをウエットエッチングによって擂り鉢状 に形成した場合は、作製されたヘテロ接合型バイポーラ トランジスタにおいて、基板裏面のヒートシンク層に近 づくにつれて第2のバイアホールが作る放熱経路が太く なるので、さらに放熱性が改善される。

【0124】一実施形態のヘテロ接合型バイポーラトラ ンジスタの製造方法では、上記エミッタ層、ベース層、 コレクタ層を貫通して上記基板内の所定の深さで止まる 第1のバイアホールを形成するのと同時に、上記基板上 で上記各層が占める領域以外の領域に、上記基板表面側 20 から上記第1のバイアホールよりも深いアライメント用 ホールを形成し、上記基板の裏面側を上記アライメント 用ホールの底部に達するまで研摩して、この基板の裏面 側に現れたアライメント用ホールを基準として上記第2 のバイアホールを形成するためのフォトリソグラフィを 行うので、基板表面側から形成した第1のバイアホール に対して、基板裏面側から形成する第2のバイアホール を、両面アライナ等の特殊な装置を用いることなく、通 常のアライナによって位置合わせすることができる。し たがって、通常のフォトリソグラフィ技術による高精度 30 な位置合わせが行える。

【0125】一実施形態のヘテロ接合型バイポーラトラ ンジスタの製造方法では、コレクタ層、ベース層、エミ ッタ層の表面電極のパターンを、それぞれ上記第1のバ イアホールを形成すべき領域の周囲を一部欠落して取り 囲む略環状のパターンとしているので、リフトオフ用レ ジストを溶剤で溶かすとき、溶剤が略環状のパターンの 外側からその欠落部分を通して内側へ容易に浸入する。 したがって、コレクタ層、ベース層、エミッタ層の表面 電極のパターンを完全な環状パターンとした場合に比し 40 て、リフトオフが容易に行える。

【0126】一実施形態のヘテロ接合型バイボーラトラ ンジスタの製造方法では、上記基板の裏面側を上記第1 のバイアホールの底部に達するまで研摩するとき、研磨 液の電気抵抗を観測して、上記第1のバイアホール内の 金属配線の削りかすが研摩液中に混入して上記研摩液の 電気抵抗が変化した時を研摩の終点とするので、研摩の 終点が明確になり、基板裏面側の研摩量の精度が向上す

ンジスタの製造方法では、隣り合うヘテロ接合型バイポ ーラトランジスタのコレクタ層の間に、イオン注入を行 って所定の厚さを持つ素子間分離領域を形成するので、 この素子間分離領域の厚さのお陰で、第1のバイアホー ルを形成するためにフォトリソグラフィを行ったとき、 上記基板上のトランジスタ部とフィールド部 (トランジ スタの間の領域)との間の段差が低減されて、フォトレ ジストマスクの膜厚が均一となる。 したがって、第1の バイアホールをエッチングしている間にマスク破れが発 生するおそれが解消される。しかも、金属配線を形成す るときにトランジスタ部の被覆性が良好となり、素子信 類性の向上が図られる。

【0128】この発明の高周波送受信機は、上記いずれ かのヘテロ接合型バイポーラトランジスタ若しくは並列 接続のヘテロ接合型バイポーラトランジスタ、上記いず れかのヘテロ接合型バイポーラトランジスタの製造方法 によって作製されたヘテロ接合型バイポーラトランジス 夕を、高周波増幅器として備えているので、この高周波 増幅器が放熱性に優れていることから、高周波増幅を行 う場合に、高利得で高出力動作が可能になる。また、高 信頼化が図られる。

#### 【図面の簡単な説明】

【図1】 (a)はこの発明の第1実施形態のHBTの 平面パターンを示す図、(b)は(a)におけるB-B 線断面を示す図である。

【図2】 図1のHBTを作成する工程図である。

【図3】 この発明の第2実施形態のHBTの動作時の 放熱経路を説明する図である。

【図4】 (a)はこの発明の第2実施形態のHBTの 平面パターンを示す図、(b)は(a)におけるB-B 線断面を示す図である。

【図5】 図4のHBTを作製する工程図である。

【図6】 (a)はこの発明の第3実施形態の並列接続 のHBTの平面パターンを示す図、(b)は(a)にお けるB-B線断面を示す図である。

【図7】 (a)は並列接続された正六角形のパターン を持つHBTの平面パターンを示す図、(b)は並列接 続された円形のパターンを持つHBTの平面パターンを 示す図である。

【図8】 この発明の第5実施形態のHBTを示す断面 図である。

【図9】 図8のHBTを作製する工程図である。

【図10】 この発明の第6実施形態のHBTを示す断 面図である。

【図11】 (a)は並列接続されたHBTの間に分離 溝を備え、この分離溝が層間絶縁膜で埋め込まれている 場合の平面パターンを示す図、(b)は(a)における B-B線断面を示す図である。

【図12】 (a)は並列接続されたHBTの間に分離 【0127】一実施形態のヘテロ接合型バイポーラトラ 50 溝を備え、この分離溝が空洞である場合の平面パターン

27 を示す図、(b)は(a)におけるB-B線断面を示す 図である。

【図13】 図4に示したHBT51を作製する場合 に、第2のバイアホールをドライエッチングにより基板 の裏面側から形成する例を示す工程図である。

【図14】 図13の工程図を詳細に示す工程図であ る。

【図15】 第2のバイアホールをウエットエッチング により基板の裏面側から形成して得られたHBTを示す 断面図である。

【図16】 この発明の第9実施形態のHBTを示す断 面図である。

【図17】 この発明の第10実施形態のHBTを示す 断面図である。

【図18】 隣り合うHBTの間に素子間分離領域を設 けた例を示す断面図である。

【図19】 上述の各HBTに適用できるエミッタオー ミック電極4、ペースオーミック電極5、コレクタオー ミック電極6の平面パターンを示す図である。

【図20】 上述の各実施形態で基板の裏面側を研摩す 20 19 素子間分離領域 るのに適用できる研摩装置を示す図である。

【図21】 (a)は上述のいずれかのHBTを備えた 高周波2段増幅器の回路構成を示す図、(b)はその高 周波2段増幅器を搭載した携帯電話器を示す図である。


【図22】 (a)は並列接続された従来のHBTの平 面パターンを示す図、(b)は(a)におけるB-B線 断面を示す図である。

#### 【符号の説明】


- 1 エミッタ層
- 2 ベース層
- 3 コレクタ層3
- 4 エミッタオーミック電極
- 5 ベースオーミック電極
- 10 6 コレクタオーミック電極
  - 9 層間絶縁膜
  - 10 パイアホール
  - 10a 第1のバイアホール
  - 10b 第2のバイアホール
  - 11 金属配線
  - 12 PHS層
  - 13 半絶縁性GaAs基板
  - 16 アンダーカット
  - 17 分離溝
- - 20 研摩装置
  - 24 抵抗測定器
  - 40 高周波2段增幅器
  - 41 高周波送受信機


【図1】


**{a}** 



【図2】









09/11/2003, EAST Version: 1.04.0000


【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】



【図21】



[図22]



# フロントページの続き

F 夕一ム(参考) 5F003 AP05 BA27 BA92 BF06 BH01 BH08 BH11 BH18 BH93 BH99 BJ99 BM02 BX03 BP93 BP95 BS04 BS08 5F082 AA06 AA25 BA05 DA02 DA03 DA05 DA06 EA13 EA15 EA17 EA20 FA01 GA02

PUB-NO:

EP001077494A2

DOCUMENT-IDENTIFIER: EP 1077494 A2

TITLE:

Heterojunction bipolar transistor

and method for

fabricating the same

----- KWIC -----

Document Identifier - DID (1): EP 1077494 A2